"높이에서 너비의 경쟁으로"···HBM 패러다임 바뀔까?

반도체 산업의 핵심 먹거리 HBM(고대역폭메모리)이 변곡점을 맞았다. '높이 쌓는' 대신 '면적을 늘려' 효율을 높이려는 움직임이 시장에서 감지되면서다. HBM의 패러다임을 '수직'에서 '수평'으로 바꾼다는 의미인데, 뒤따르는 숙제도 만만찮아 실현 가능성에 관심이 쏠린다.

5일 관련 업계에 따르면 일부 반도체 기업은 D램 다이 사이즈를 확대한 '와이드 HBM' 칩을 개발 중인 것으로 파악됐다. HBM은 D램을 여러 개 쌓아 올리는 방식으로 만들어지는데, 그 대안으로 면적을 늘려 기존과 같거나 나은 성능을 구현할 수 있을지 여부를 연구하고 있다는 전언이다.

이러한 화두를 던진 곳은 반도체 장비 기업 한미반도체였다. 이 회사는 내년말 차세대 HBM 전용 '와이드 TC 본더'를 내놓겠다고 예고하는 한편, 거래 기업에 공급한다고 언급하면서 산업의 대전환을 암시했다.

HBM3E 8단에 이은 12단 제품의 등장에서 확인할 수 있듯, 수년간 반도체 기업은 D램을 누가 더 높이 쌓는지를 놓고 이른바 '높이의 경쟁'을 이어왔다. 많은 양의 데이터를 빠르고 효율적으로 처리하는 데는 칩 간 거리를 최소화할 수 있는 수직 적층 구조가 가장 효과적이라는 판단에서다.

하지만 쉬운 일은 아니었다. 너무 높게 쌓으면 열이 잘 빠지지 않고, 수율이 떨어지는 것은 물론 제조 난이도와 비용이 급증한 탓이다. 이로 인해 국내 기업은 엔비디아와 같은 글로벌 빅테크의 눈높이를 맞추는 데도 상당한 시간과 노력을 쏟아야 했다.

따라서 칩의 면적을 늘리거나 HBM을 옆으로 병렬 연결하는 등의 해법을 찾아보자는 게 이번 화두의 핵심이다.

일단 전문가들은 면적을 넓히면 메모리 용량과 대역폭을 유지하면서 발열·전력 문제를 해소할 수 있을 것으로 본다. TSV(실리콘관통전극) 수와 입출력 인터페이스 수 그리고 D램 다이와 인터포저를 연결하는 마이크로 범프 수까지 늘릴 수 있어서다. 실리콘 인터포저 기술의 발전으로 칩 간 연결 폭을 넓히는 게 가능해졌다는 점, 패키징 기술이 진화하고 있다는 점 등도 이를 뒷받침하는 요인으로 지목된다.

관건은 업계가 이러한 흐름에 얼마나 호응하느냐다. 이상적이라며 흥미를 보이면서도 시기상조라는 평가가 나오는 등 상반된 반응이 포착되고 있어서다.

사실 '와이드 HBM'과 관련해서도 풀어야 할 과제가 적지 않다. ▲공정 난이도 ▲수율 ▲발열 ▲패키징 비용 등 기존 방식과 동일한 허들을 넘어야 해서다. 단순히 넓히는 게 능사도 아니다. 데이터 동기화나 신호 간섭, 전력 효율 등 이슈도 풀어내야 한다.

더욱이 삼성전자나 SK하이닉스의 경우 HBM4 시장 준비에 여념이 없는 상황이다. 최근 양산 체제를 구축하고 글로벌 기업에 샘플을 전달하는 등 영업에 신경을 쏟고 있다. 와이드 HBM에 대응할 여력이 상대적으로 부족하다는 얘기다.

일각에선 마이크론이 처음으로 도전장을 내밀지 않겠냐는 관측도 존재한다. 이 회사가 HBM4와 관련해 이렇다 할 성과를 제시하지 못한 만큼 다른 방향으로 돌파구를 찾지 않겠냐는 진단에서다. 와이드 HBM을 수면 위로 끌어올린 쪽이 한미반도체였다는 점도 이러한 분석에 힘을 보태는 대목이다. 한미반도체는 마이크론과 거래를 시작한 이래 기술적 측면에서 교류를 이어가며 파트너십을 공고히 하고 있다. 최근엔 밀착 지원 차원에서 싱가포르 법인도 출범했다.

업계의 한 관계자는 "와이드 HBM을 완벽히 구현하려면 또 다른 기술이 뒷받침돼야 한다"면서 "가능성이 없는 것은 아니지만, 상용화까지 상당한 시간이 필요하지 않을까 싶다"고 진단했다.